IBM rompe la barriera del nanometro: il chip a 0,7 nm e l'architettura nanostack cambiano le regole

Un risultato che sposta il confine fisico dei semiconduttori

Il 25 giugno 2026 IBM ha annunciato il primo chip al mondo con architettura a 0,7 nanometri, equivalente a 7 angstrom. Non si tratta di un miglioramento incrementale: è la prima volta che la tecnologia logica scende concretamente sotto la soglia del nanometro, un territorio in cui le leggi della fisica quantistica iniziano a dominare il comportamento degli elettroni e dove le tecniche tradizionali di miniaturizzazione planare hanno ormai esaurito il loro margine.

Il chip integra quasi 100 miliardi di transistor su una superficie paragonabile a un'unghia, circa il doppio della densità raggiunta dal chip IBM a 2 nm presentato nel 2021. Secondo i dati tecnici diffusi dall'azienda, il dispositivo può offrire fino al 50% di prestazioni in più oppure fino al 70% di efficienza energetica superiore rispetto al nodo precedente. Jay Gambetta, direttore di IBM Research, ha descritto il risultato come un passaggio dall'era dei nanometri a quella della scala degli atomi.

Nanostack: la logica verticale che supera i limiti orizzontali

Il cuore dell'innovazione è l'architettura nanostack, che IBM definisce il primo design tridimensionale a nanosheet del settore. L'idea non è semplicemente rimpicciolire ulteriormente i transistor in orizzontale, ma impilarli e sfalsarli in verticale attraverso l'integrazione sequenziale 3D. Ogni strato può sfruttare materiali diversi, permettendo di ottimizzare le caratteristiche di ciascun transistor in modo indipendente dagli altri.

IBM ha validato l'architettura con tecniche di bonding dielettrico ultra-sottile, dimostrazioni di ingegnerizzazione a doppio canale e il funzionamento di inverter CMOS con prestazioni di switching coerenti con le attese. Una ricerca presentata al VLSI 2026 ha mostrato anche un miglioramento del 40% nello scaling della memoria SRAM, un elemento rilevante per i chip destinati a carichi AI ad alta intensità di banda.

L'ecosistema che rende possibile la produzione

Questo risultato non è frutto di un lavoro isolato. IBM porta avanti lo sviluppo nel centro di ricerca di Albany, nello stato di New York, dove è in arrivo un sistema di litografia EUV ad alta apertura numerica (High NA EUV) prodotto da ASML. Tra i partner coinvolti nello sviluppo di processi e strumenti figurano Lam Research, Tokyo Electron e SCREEN Semiconductor Solutions, che hanno già prodotto dispositivi funzionanti con questa tecnologia.

Sul fronte produttivo, IBM stima un percorso verso la commercializzazione entro i prossimi cinque anni. Un orizzonte non immediato, ma non lontanissimo per chi deve pianificare infrastrutture hardware nel medio termine. L'azienda affianca questo annuncio ad Anderon, la società indipendente con cui punta a realizzare la prima fonderia dedicata esclusivamente alla produzione di wafer quantistici.

Perché questo conta per chi gestisce infrastrutture e carichi AI

I benefici dichiarati di nanostack sono direttamente rilevanti per tre domini applicativi: intelligenza artificiale generativa, infrastrutture cloud e dispositivi di nuova generazione. Un'efficienza energetica superiore del 70% rispetto al nodo a 2 nm significa, in termini operativi, meno consumo a parità di calcolo, o più calcolo a parità di budget energetico. Per i data center che già oggi fronteggiano vincoli di potenza e raffreddamento, questo margine non è teorico: è la differenza tra scalare o non scalare.

Il miglioramento della memoria SRAM ha implicazioni specifiche per i modelli di linguaggio di grandi dimensioni e per le architetture di inferenza AI, dove la banda di memoria è spesso il collo di bottiglia. Chip con maggiore densità SRAM consentono di tenere più dati vicino al processore, riducendo latenze e traffico verso la memoria esterna.

Limiti e tempi da non sottovalutare

L'orizzonte produttivo di cinque anni richiede di calibrare le aspettative. I chip a 0,7 nm non saranno disponibili nel ciclo di aggiornamento infrastrutturale corrente. La validazione in laboratorio, per quanto solida, deve ancora affrontare il percorso verso la produzione in volumi, con tutte le sfide che questo comporta: resa, affidabilità, integrazione nella supply chain globale dei semiconduttori.

Va considerato anche il contesto competitivo: TSMC e Samsung stanno lavorando attivamente sui nodi sotto i 2 nm con le proprie architetture. IBM si posiziona come laboratorio di riferimento per l'innovazione di processo, ma non come fonderia di massa. Il modello di business è diverso, e le applicazioni commerciali di nanostack potrebbero dipendere da accordi con produttori terzi o dall'evoluzione dello stesso progetto Anderon.

Cosa tenere d'occhio nei prossimi mesi

Per chi presidia le scelte tecnologiche aziendali, i segnali da monitorare sono: i progressi del centro di Albany con l'installazione del sistema High NA EUV di ASML, eventuali annunci di partnership con fonderie per la produzione su scala, e i risultati del percorso di Anderon nel settore quantistico. Sul piano più immediato, le pubblicazioni al VLSI 2026 offrono già dati tecnici verificabili che possono orientare le roadmap di chi acquista o progetta hardware per AI.

Conclusione: un salto di paradigma con tempi industriali da rispettare

IBM ha dimostrato qualcosa che fino a poco fa era considerato al limite del fattibile: un chip funzionante sotto il nanometro, con densità e prestazioni energetiche documentate. Il valore strategico dell'annuncio è reale, ma va letto con la lucidità di chi sa che tra il laboratorio e il rack del data center c'è ancora un percorso di cinque anni. Chi pianifica infrastrutture AI o hardware intensivo oggi non deve aspettarsi questo chip nel prossimo ciclo di acquisto, ma deve già iniziare a ragionare su come architetture a densità estrema cambieranno i parametri di scelta nel decennio in corso.